 集成電路IC后端設(shè)計培訓(xùn)(數(shù)字IC集成電路IC版圖設(shè)計班) |
| 培養(yǎng)目標(biāo) |
| 通過培訓(xùn)使學(xué)員專項技能水平達(dá)到相當(dāng)于中級技術(shù)等級；掌握集成電路基本工藝設(shè)計知識、版圖設(shè)計基礎(chǔ)知識，了解半導(dǎo)體基礎(chǔ)理論，能熟練使用EDA軟件軟件進(jìn)行基本版圖設(shè)計。 |
 |
| 培養(yǎng)對象 |
1.理工科背景，有志于數(shù)字集成電路設(shè)計工作的學(xué)生和轉(zhuǎn)行人員；
2.需要充電，提升技術(shù)水平和熟悉設(shè)計流程的在職人員；
3.集成電路設(shè)計企業(yè)的員工內(nèi)訓(xùn)。
|
| 教學(xué)優(yōu)勢 |
端海教育的數(shù)字集成電路設(shè)計課程培養(yǎng)了大批受企業(yè)歡迎的工程師。大批企業(yè)和端海
建立了良好的合作關(guān)系。端海教育的數(shù)字集成電路設(shè)計課程在業(yè)內(nèi)有著響亮的知名度。
本課程，秉承12年積累的教學(xué)品質(zhì)，以IC項目實現(xiàn)為導(dǎo)向,老師將會與您分享數(shù)字芯片設(shè)計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經(jīng)驗、技巧。
本課程，以實戰(zhàn)貫穿始終，讓您絕對受益匪淺！ |
| 入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆電路系統(tǒng)的基本概念。 |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）： 后端培訓(xùn)開班時間：2020年7月20日 |
|
實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年，端海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
| 師資團(tuán)隊 |
【趙老師】
大規(guī)模集成電路設(shè)計專家，10多年超大規(guī)模電路SOC芯片設(shè)計和版圖設(shè)計經(jīng)驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計和布局布線，精通SOC芯片
設(shè)計和版圖設(shè)計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設(shè)計、驗證、DFT、PD、流片經(jīng)驗。
熟練掌握版圖設(shè)計規(guī)則并進(jìn)行驗證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設(shè)計規(guī)則、物理設(shè)計以及芯片的生產(chǎn)流程與封裝。
【王老師】
資深I(lǐng)C工程師，十幾年集成電路IC設(shè)計經(jīng)驗，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計，
熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設(shè)計。
【張老師】
從事數(shù)字集成電路設(shè)計10余年，精通CMOS工藝流程、版圖設(shè)計和布局布線，精通VERILOG,VHDL語言，
擅長芯片前端、后端設(shè)計和復(fù)雜項目實施的規(guī)劃管理，其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗，對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗.
★更多師資力量請見端海師資團(tuán)隊。 |
 |
| 最新優(yōu)惠 |
|
◆請咨詢客服。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
集成電路IC后端設(shè)計培訓(xùn) |
◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習(xí)整個芯片的生成過程，強調(diào)實戰(zhàn)，實戰(zhàn)，還是實戰(zhàn)！
◆ 免費、無保留贈送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進(jìn)行芯片的設(shè)計和練習(xí)！
◆ 贈送每個工具用到的流片廠工藝庫和技術(shù)文件。
◆ 企業(yè)化項目管理方案。 |
|
| |
第一階段
|
計算機操作系統(tǒng)UNIX應(yīng)用基礎(chǔ)；
半導(dǎo)體器件原理及集成電路概論；
集成電路設(shè)計導(dǎo)論及流程；
版圖設(shè)計工具及使用方法；
項目設(shè)計實踐（C）。 |
CMOS集成電路設(shè)計原理；
ASIC設(shè)計導(dǎo)論；
IC布局布線設(shè)計；
可測性設(shè)計；
項目設(shè)計實踐。 |
Synopsys DC（Design Compiler） 綜合
1，綜合的概念
2，綜合庫與工具介紹
3，工作環(huán)境的設(shè)立和關(guān)鍵命令
4，綜合前的準(zhǔn)備工作
5，芯片邏輯代碼和流片廠庫的結(jié)合
6，綜合的過程
7，
綜合后網(wǎng)表的導(dǎo)出
8，時序SDC的導(dǎo)出
9，Synopsys DC 為Cadence Encounter工具所做的準(zhǔn)備工作。
10，快速綜合TCL腳本使用技巧
Cadence Encounter 布局布線
1.網(wǎng)表和工程庫的結(jié)合
2，環(huán)境變量的設(shè)置和關(guān)鍵命令
3,布局布線前的準(zhǔn)備工作
4，Synopsys DC工具和Cadence Encounter工具的銜接和配合
2.Floor plan
3.電源規(guī)劃
4.布局、擺放
5.時鐘樹
6.布線
Cadence Virtuos 芯片焊盤和封裝
1，環(huán)境變量的設(shè)置和關(guān)鍵命令
2，庫的導(dǎo)入
3，快速建立工作環(huán)境的方法
4，焊盤庫和工藝庫的建立
5，Encounter def文件的導(dǎo)入
6，Encounter和Virtuoso的配合
7，芯片文件的導(dǎo)入
8，焊盤和封裝的仿真
9，焊盤、封裝與芯片的管腳規(guī)劃
10，連線技巧
Synopsys PT（PrimeTime） 驗證仿真
1，環(huán)境變量的設(shè)置
2，關(guān)鍵命令
3，仿真驗證過程
4，仿真驗證報告的產(chǎn)生
5，快速驗證技巧
6，TCL腳本的使用技巧
|
|
第二階段 DFT可測試設(shè)計技術(shù) |
基于Synopsys DFT compiler的DFT技術(shù)，介紹可測性設(shè)計技術(shù)、組合電路和時序電路的測試方法、基于TCL的DFT設(shè)計實現(xiàn)的基本流程。
1. VLSI test
2. DFT要點
3. DFT設(shè)計流程
4. DFT設(shè)計技巧
5. Fault model
6. ATPG
7. ATPG技巧
8. Fault simulation
9. Fault 要點
10. Fault 技巧
11. Fault 流程
12. Scan
13. 掃描技巧
14. 掃描要點
15. 掃描流程
16. JTAG
17. Logic BIST
18. Test compression
19. Memory test
20. Memory 測試要點
21. Memory測試流程
22. Memory測試技巧
23. scan chain/ BSD/BIST 概念與設(shè)計方法
24.DFT 的測試原理/測試方法( D算法 向量產(chǎn)生與仿真)
25.BSD 基本單元和JTAG測試
|
| |
第三階段 |
1.Floor plan
2.電源規(guī)劃
3.布局、擺放
4.時鐘樹
5.布線
6.RC extraction
7.靜態(tài)時序分析（STA）
8.驗證
1)DRC
2)lvs
3)erc
9.項目實戰(zhàn)
10.數(shù)字后端全流程設(shè)計工具
11.相關(guān)工藝庫文件
|
第四階段 芯片后端全工具鏈、全流程實戰(zhàn)演練 |
項目實戰(zhàn)：
ARM9芯片后端設(shè)計整個流程項目實戰(zhàn)演練，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習(xí)整個芯片的生成過程。 |
主站蜘蛛池模板：
精品综合久久久久久97|
色综合网站国产麻豆|
五月婷婷综合免费|
综合在线免费视频|
欧美成人精品一区二区综合|
中文字幕亚洲综合久久2|
美国十次狠狠色综合|
亚洲图片综合区|
国产综合精品久久亚洲|
一本久久知道综合久久|
久久99国产综合精品|
综合网日日天干夜夜久久|
久久综合九色综合网站|
日本一道综合色视频|
天天干天天射综合网|
小说区 图片区色 综合区|
亚洲欧美综合在线天堂|
久久综合狠狠综合久久综合88|
久久久久综合中文字幕|
伊人久久大香线蕉综合影院首页|
台湾佬综合娱乐|
亚洲狠狠色丁香婷婷综合|
狠狠色丁香久久婷婷综合图片|
国产成人亚洲综合|
久久91综合国产91久久精品|
91精品欧美综合在线观看|
激情综合色五月六月婷婷|
97久久久精品综合88久久|
欧美综合图区亚洲综合图区|
色噜噜狠狠狠狠色综合久一|
天天做天天爱天天综合网2021|
色综合久久88色综合天天|
亚洲国产成人久久综合一区77|
天天影视色香欲综合久久|
91精品国产综合久久四虎久久无码一级|
狠狠色综合网站久久久久久久|
中文字幕亚洲综合久久2|
无翼乌无遮挡全彩老师挤奶爱爱帝国综合社区精品|
久久综合狠狠色综合伊人|
狠狠色丁香婷婷综合尤物|
国产成人综合亚洲亚洲国产第一页|
總部李老師