課程目標 |
| Cadence培訓高級班將首先讓您了解CB板上出現的信號反射、串擾、電源/地平面干擾、時序匹配以及電磁兼容性等一系列問題產生的機理，并掌握其解決方法；然后講解并上機練習Cadence的高速
PCB設計與仿真工具SPECCTRAQuest的使用。使您在硬件設計過程中，能夠達到“設計即正確”的目的。 |
|
培養對象 |
|
在工作實踐中遇到了高速數字電路與高速PCB設計問題；對高速PCB設計感興趣的硬件工程師；已經具備一定的硬件開發經驗，需要增加就業競爭力的在校碩士及博士研究生；具備非常扎實的電子工程基本知識，并積累了相當程度的硬件工程師工作經驗的在校本科生。 |
|
班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數限3到5人。注意：本課程一旦開課不予退費。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
|
教學時間，教學地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）：Cadence高級班開課：2020年7月20日 |
|
實驗設備 |
資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質
專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
師資團隊 |
◆【趙老師】
10年來一直從事FPGA數字電路設計，高速DSP軟硬件的開發，高速PCB，Layout設計經驗非常豐富。
精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功開發了多個高速DSP和FPGA結合的高難度項目。
◆【黃老師】
有15年的FPGA和DSP系統硬件開發經驗,8年視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發經驗，高速系統設計經驗非常豐富，精通Allegro
cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB設計工具。
★更多師資力量請見端海師資團隊。 |
|
課程進度安排 |
課程大綱
本仿真課程以一個完整的DSP6000板子方案為主線，詳細講解仿真過程和原理，不僅詳細演示每步怎么做，而且詳解每步為什么這么做，讓學員徹底吃透。 |
| 第一階段 |
| 1 高速PCB設計中的理論基礎
傳輸線理論、信號完整性（反射、串擾、過沖、地彈、振鈴等）、電磁兼容性和時序匹配等等。
2 SPECCTRAQuest設計流程
2.1 Pre-Placement
2.2 Board Setup Requirements
for Extracting and Applying Topologies
2.3 Database Setup Advisor
—Cross-Section
—DC
Nets
—DC
Voltages
—Device
Setup . ??—SI Models
—SI
Audit
|
| 3 拓撲結構的抽取與仿真 Extracting and Simulating Topologies
3.1 Pre-Route Extraction Setup—Default
Model Selection.
3.2 Pre-Route Extraction Setup—Unrouted
Interconnect
3.3 Pre-Route Template Extraction
3.4 SQ Signal Explorer Expert
3.5 Analysis Preferences
3.6 SigWave
3.7 Delay Measurements
|
| 第二階段 |
| 4 確定和施加約束 Determining and Adding ConstraintsSolution
4.1 Solution SpaceAnalysis:
Step 1 to 6
4.2 Parametric Sweeps.
4.3 Constraints :
Topology
Template Constraints
Switch/Settle
Constraints
Assigning
the Prop Delay Constraints
Impedance
Constraint
Relative
Propagation Delay Constraint
Diff
Pair Constraints
Max
Parallel Constraint
Wiring
Constraint
User-Defined
Constraint
Signal
Integrity Constraints
4.4 Usage of Constraints Defined
in Topology Template
|
| 5 模板應用和基于約束的布局
Template Applications and Constraint-Driven
Placement
5.1 Creating a Topology
5.2 Wiring the Topology
5.3 TLines and Trace Models
5.4 Coupled Traces
5.5 RLGC Matrix of Coupled Trace
Models
5.6 Crosstalk Simulation in
SQ Signal Explorer Expert
5.7 Simulating with Coupled-Trace
Models
5.8 Sweep Simulation Results
with Coupled-Trace Models
5.9 Extracting a Topology Using
the Constraint Manager
5.10 Electrical Constraint Set
5.11 Applying Electrical CSet
5.12 Worksheet Analysis
5.13 Spacing and Physical Rule
Sets
5.14 Electrical Rule Set
|
| 第三階段 |
| 6 基于約束的布線 Constraint-Driven Routing
6.1 Manual Routing
6.2 Routing with the SPECCTRA
Smart Route
6.3 Driving Constraints in Routing
7 布線后的DRC檢查和分析 Post-Route DRC and Analysis
7.1 Post-Route Analysis
7.2 SigNoise
7.3 Reflection Simulation
7.4 Reflection Waveform Analysis
7.5 Comprehensive Simulation
7.6 Crosstalk Simulation
7.7 Crosstalk Analysis
7.8 Simultaneous Switching Noise
Simulation
7.9 SSN Waveform Analysis
7.10 System-Level Analysis
7.11 A Complete Design Link
7.12 Initialize Design Link
|
| 8
差分信號設計 Differential Pair Design Exploration
8.1 Types of Differential Pairs
in SPECCTRAQuest
8.2 Create Differential Pair
Using SPECCTRAQuest
8.3 Create Differential Pair
Using Constraint Manager
8.4 Assigning Differential Pair
Signal Models
8.5 Preference to Extract Unrouted
Differential Pair Topology
8.6 Extracting Unrouted Differential
Pair Topology
8.7 Custom Stimulus to Analyze
Differential Pair Topology
8.8 Differential Pair Topology
Analysis
8.9 Coupled Trace Model and
Differential Pair Topology
8.10 Layout Cross-section Editor
8.11 Differential Pair Constraints
8.12 Differential Pair Constraints
in the Constraint Manager
8.13 Differential Pair Analysis
in the Constraint Manager
8.14 Post Route Extraction
9 時序仿真和和PI仿真
9.1 時序仿真
9.2 PI仿真 |
第四階段 |
10. 多板仿真和Design Link模型
10.1 Design Link模型的創建和修改
10.2 主板和子板，底板和核心板的接口信息的查找和顯示
10.3 多板仿真建模
10.4 多板仿真主板和子板資源添加和接口連接
10.5 網絡列表創建
10.6 仿真參數設置
10.7 探測仿真
11. SI仿真環境的建立和時序仿真－－DDR3和Flash,高速數據線的時序控制
11.1 SI仿真模型的查找技巧和IBIS格式轉換
11.2 仿真環境的設置和仿真模型分配和審核
11.3 DDR3和Flash,高速數據線時序仿真在項目開發中作用和意義
11.4
時序控制的公式推導和理論基礎
11.5 對應 Setup Time和 Hold Time 公式的深入理解
11.6 公式參數在芯片datasheet中的查找
11.7 時序仿真的高速數據線等網絡組的創建和拓撲提取
11.8 時序仿真的激勵
11.9 時序仿真類型
11.10 時序仿真結果查看
11.11 時序仿真的約束
11.12 SigXplore和Constraint Manager
11.13 設計規則應用和規則驅動布局
|
12. 差分仿真
12.1 差分線仿真模型
12.2 差分線定義
12.3 差分線仿真設計技巧
12.4 如何在Constraint Manager中識別和查找差分對
12.5 如何建立差分對
12.5 差分對拓撲提取和仿真
12.6 SigXplore中差分線約束
12.7 差分約束更新到約束管理器
13.PI電源完整性仿真
13.1 電源平面對的耦合和去耦
13.2 電源仿真的環境搭建
13.3 阻抗控制和層疊結構設計
13.4 電源平面對構建中各種復雜情況的考慮和處理原則
13.5 PI電源完整性仿真參數設置
13.5 EMI/EMI 處理
13.6 電壓調節模塊和噪聲源
13.7 仿真中電容的選取
13.8 多節點仿真
13.9 波形圖的處理
14. 后仿真－布線后分析
14.1 反射仿真
14.2 串擾仿真
14.3 同步開關噪聲仿真
14.4 寄生仿真
14.5 EMI仿真
14.6 振鈴仿真
15. 自動和手動布線的技巧
15.1 自動布線技巧
15.2 手動布線技巧
16. 項目開發經驗分享 |
首 頁 培訓最新動態
主站蜘蛛池模板：
国产成人综合色在线观看网站|
亚洲婷婷五月综合狠狠爱|
一本久久a久久精品综合香蕉|
欧美日韩综合一区在线观看|
狠狠色伊人亚洲综合成人|
伊人情人综合成人久久网小说|
国产成人综合久久精品尤物|
五月综合激情婷婷六月色窝|
一本色道久久综合狠狠躁篇|
亚洲色图综合在线|
国产精品综合专区中文字幕免费播放|
色综合网站国产麻豆|
99久久综合国产精品免费|
九月丁香婷婷亚洲综合色|
国产香蕉久久精品综合网|
亚洲伊人久久成综合人影院|
91精品欧美综合在线观看|
综合欧美视频一区二区三区|
成人亚洲综合天堂|
天天做天天爱天天爽综合网|
国产综合无码一区二区三区|
伊人久久综合成人网|
久久精品综合网|
久久综合偷偷噜噜噜色|
开心五月激情综合婷婷|
狠狠88综合久久久久综合网|
欧美亚洲综合免费精品高清在线观看|
国产成人亚洲综合|
色久综合网精品一区二区|
国产成人99久久亚洲综合精品|
色噜噜狠狠狠狠色综合久一|
色久综合网精品一区二区|
国产91色综合久久免费|
久久综合狠狠综合久久激情 |
人人狠狠综合久久亚洲88|
亚洲AV综合色一区二区三区|
日韩人妻无码一区二区三区综合部|
欧美婷婷六月丁香综合色|
亚洲国产aⅴ综合网|
六月婷婷国产精品综合|
欧美日韩亚洲综合一区二区三区|
總部李老師