1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結(jié)束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術(shù)支持。
        3、培訓合格學員可享受免費推薦就業(yè)機會。

• ● 課程目標
• 職場定位：FPGA System Design Engineer
  本期目標：參加本期培訓的學員應該掌握FPGA應用開發(fā)和系統(tǒng)開發(fā)能力。本期學 習的主要目標是掌握基于FPGA的產(chǎn)品開發(fā)從需求分析到詳細設(shè)計整個過程的開發(fā)內(nèi)容，深入掌握Verilog HDL程序開發(fā)技巧，能夠熟練的根據(jù)時序設(shè)計出電路。通過實際項目案例，可以對學員知識薄弱環(huán)節(jié)進行重點加強。目前學員在嵌入式學院可完成的真實項目包 括：高速PCI數(shù)據(jù)采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片原型，學員可在嵌入式學院學習期間獨立完成其中一個項目，其他項目可在結(jié)業(yè)后完成，學院 提供相關(guān)源碼和文檔。
  序號 課程名稱 課程內(nèi)容 掌握要求
  8 FPGA項目實踐 本 課程將通過一個真實完整的項目案例，讓學員了解真實項目的開發(fā)流程，讓學員知道如何將所學知識應用到項目開發(fā)中。本課程將模擬真實項目的管理過程，培養(yǎng)學 員項目團隊協(xié)同開發(fā)能力，項目文檔編寫能力和新知識的學習能力，為下一步就業(yè)做好知識上和心理上的充分準備。目前學員在嵌入式學院可完成的真實項目包括： 高速PCI數(shù)據(jù)采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片選型 ，學員可在嵌入式學院學習期間獨立完成其中一個項目，其他項目可在結(jié)業(yè)后完成。 掌握