☆ 1、如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
      ☆ 2、在課程結(jié)束之后,授課老師會(huì)留給學(xué)員手機(jī)和E-mail,免費(fèi)提供半年的課程技術(shù)支持，以便保證培訓(xùn)后的繼續(xù)消化；
      ☆3、合格的學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。
      ☆4、合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。

第一階段 FPGA設(shè)計(jì)初級工程師
模塊一 FPGA設(shè)計(jì)流程
FPGA設(shè)計(jì)流程課程主要介紹FPGA工藝結(jié)構(gòu)、特點(diǎn)及FPGA芯片選型策略、原則；
掌握FPGA設(shè)計(jì)從RTL設(shè)計(jì)、功能仿真、綜合等，直到在FPGA開發(fā)板上進(jìn)行下載驗(yàn)證的設(shè)計(jì)流程；
使學(xué)員掌握FPGA設(shè)計(jì)流程，對FPGA設(shè)計(jì)有一個(gè)宏觀認(rèn)識。
模塊二 Verilog HDL 基礎(chǔ)知識
Verilog HDL 基礎(chǔ)知識課程主要讓學(xué)員掌握Verilog HDL的基本語法，能夠進(jìn)行較簡單的RTL設(shè)計(jì)，同時(shí)，建立HDL中邏輯運(yùn)算符及RTL設(shè)計(jì)與電路實(shí)體的對應(yīng)關(guān)系，深刻理解存儲(chǔ)器工作原理及其設(shè)計(jì)方法，及三態(tài)端口控制、雙向控制等，為后面的高級編程打好基礎(chǔ)。
模塊三 FPGA開發(fā)環(huán)境
FPGA開發(fā)環(huán)境主要學(xué)習(xí)FPGA開發(fā)工具的使用：Modelsim、Debussy仿真調(diào)試工具、Synplify pro綜合工具及FPGA開發(fā)系統(tǒng)Quartus的使用方法及技巧，且在Quartus中集成調(diào)用Modelsim、Synplify等工具的方法；
完成RTL設(shè)計(jì)的基礎(chǔ)上，完整進(jìn)行FPGA設(shè)計(jì)所有流程，掌握FPGA開發(fā)板下載、調(diào)試的方法和技巧。
第二階段 FPGA設(shè)計(jì)高級工程師
模塊一 FPGA設(shè)計(jì)原則與技巧
FPGA設(shè)計(jì)原則與技巧課程主要講授FPGA設(shè)計(jì)的一些原則(面積與速度平衡互換原則、硬件可實(shí)現(xiàn)原則及同步設(shè)計(jì)原則、低功耗設(shè)計(jì)原則等)及操作技巧(乒乓操作、串并轉(zhuǎn)換、流水線操作及數(shù)據(jù)同步等)，使學(xué)員能夠?qū)⑦@些原則及技巧應(yīng)用到實(shí)際工程開發(fā)中；
本章將講述加法器、乘法器、乘累加器、減法器及除法器在工程應(yīng)用中的設(shè)計(jì)方法，在此基礎(chǔ)上讓學(xué)員完成常系數(shù)FIR濾波器設(shè)計(jì)；還要求學(xué)員掌握使用基于IP核的設(shè)計(jì)方法和流程。
模塊二 Verilog高級編碼
Verilog高級編碼課程主要講授Verilog HDL流水線設(shè)計(jì)、同步狀態(tài)機(jī)設(shè)計(jì)及系統(tǒng)函數(shù)、任務(wù)調(diào)用等高級編碼知識，通過序列檢測器、EEPROM讀寫器,SPI及RISC CPU等由易至難的實(shí)驗(yàn)安排；
強(qiáng)化RTL設(shè)計(jì)與電路實(shí)體的對應(yīng)關(guān)系，及針對FPGA器件的代碼優(yōu)化，使學(xué)員逐步掌握獨(dú)立完成復(fù)雜邏輯設(shè)計(jì)的能力。
這部分實(shí)驗(yàn)不僅僅是照抄教材的代碼，而是通過訓(xùn)練使學(xué)生從項(xiàng)目的角度考慮問題，自行設(shè)計(jì)完成，可大幅提升學(xué)員自我思考的能力。
模塊三 系統(tǒng)時(shí)序分析及處理系統(tǒng)時(shí)序分析及處理
課程旨在讓學(xué)員充分理解時(shí)序分析理論，能夠解決在項(xiàng)目開發(fā)中所遇到的時(shí)序問題；且能夠?qū)鐣r(shí)鐘設(shè)計(jì)做出合理處理；能夠精通時(shí)序分析工具的使用，使其能夠設(shè)計(jì)出滿足時(shí)序要求的邏輯電路。
模塊四 FPGA設(shè)計(jì)常用IP模塊使用
FPGA設(shè)計(jì)常用IP模塊使用課程主要內(nèi)容為FPGA設(shè)計(jì)中常用IP模塊的使用(單/雙口RAM、DPRAM、FIFO、ROM及串行收發(fā)器等)的講授，使學(xué)員在充分理解其結(jié)構(gòu)及工作原理、時(shí)序的基礎(chǔ)上，能夠在實(shí)際工程開發(fā)中精通其使用。
模塊五 新型FPGA設(shè)計(jì)工具使用
新型FPGA設(shè)計(jì)工具使用課程主要講授FPGA基于MATLAB、Simulink、DSP Builder等新型設(shè)計(jì)、驗(yàn)證工具的設(shè)計(jì)方法及技巧，使學(xué)員能夠利用這些新型開發(fā)工具更好地完成FPGA設(shè)計(jì)。
第三階段 FPGA設(shè)計(jì)系統(tǒng)應(yīng)用工程師
模塊一 基于FPGA的通信接口設(shè)計(jì)及外圍接口設(shè)計(jì)
FPGA設(shè)計(jì)應(yīng)用最為廣泛的領(lǐng)域之一為接口互聯(lián)，基于FPGA的通信接口設(shè)計(jì)及外圍接口設(shè)計(jì)課程主要讓學(xué)員掌握外設(shè)通信接口的設(shè)計(jì)方法：在教員演示下完成一種通信接口的設(shè)計(jì)；
在教員指導(dǎo)下，獨(dú)立完成其它通信接口設(shè)計(jì)，包括協(xié)議分析、完成設(shè)計(jì)文檔、RTL設(shè)計(jì)、FPGA芯片選型等流程。(USB2.0,PCI,PCI-e,以太網(wǎng))
模塊二 基于FPGA的圖像視頻處理
FPGA設(shè)計(jì)應(yīng)用最為廣泛的領(lǐng)域之一為圖像與視頻處理，基于FPGA的圖像視頻處理內(nèi)容有：圖像和視頻處理基礎(chǔ)知識，使學(xué)員能夠?qū)崿F(xiàn)色彩空間變換、VGA控制器、JPEG 編碼基礎(chǔ)、2D-DCT變換、視頻處理體系及圖像FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)；視頻降噪算法設(shè)計(jì)與實(shí)現(xiàn)，基于FPGA的常用視頻處理算法體系結(jié)構(gòu)、邊緣檢測算法等。
模塊三 SOPC設(shè)計(jì)流程
SoPC系統(tǒng)設(shè)計(jì)與應(yīng)用課程使學(xué)員熟練掌握參數(shù)化庫LPM模塊的使用； 精通FPGA中鎖相環(huán)模塊及SignalTap的使用；精通SoPCBuilder的使用，能夠用NiosII軟件集成開發(fā)環(huán)境IDE建立用戶程序； 掌握在NiosII系統(tǒng)中融入自己所設(shè)計(jì)IP的技術(shù)。
模塊四 SDRAM和DDR2/DDR3課程
SDRAM的發(fā)展歷史，L-Bank結(jié)構(gòu)，SDRAM控制器的本地邏輯接口，SDRAM的工作原理，使用FPGA控制SDRAM的算法機(jī)模型(控制和數(shù)據(jù)通道的分離)，以及SDRAM的邏輯控制：預(yù)充電，刷新，命令，突發(fā)，寄存器設(shè)置，上電初始化，讀/寫序列等。
采用美光的器件模型，構(gòu)成完整的訪問控制模塊的編碼和驗(yàn)證。該課程的目標(biāo)是：通過學(xué)習(xí)，學(xué)員將能夠獨(dú)立的編寫SDRAM和DDR2/DDR3控制器（含DIMM）；
能夠理解和使用FPGA中關(guān)于DDR器件的專用電路；
能夠使用和分析FPGA廠家提供的相關(guān)IP；
能夠了解高速數(shù)據(jù)傳輸?shù)谋匾R（如隨路時(shí)鐘，復(fù)雜的跨時(shí)鐘域處理）。
模塊五 FPGA工程課程
該課程將講解和實(shí)踐FPGA從建模到PCB實(shí)現(xiàn)的工業(yè)過程。具體包括，從需求到FPGA的建模，IO端口電平標(biāo)準(zhǔn)，OCT，F(xiàn)PGA的專用電路，JTAG，如何設(shè)計(jì)FPGA的配置電路，高速信號的處理，SSN，SI和EMI，PCB的高速電路設(shè)計(jì)，BGA器件的扇出，文檔編寫。通過練習(xí)，學(xué)員將完成一個(gè)完整的FPGA工程設(shè)計(jì)，包括硬件，固件和軟件和文檔部分。
硬件部分包括原理圖設(shè)計(jì)，多層電路板設(shè)計(jì)和高速電路設(shè)計(jì)；
固件部分包括HDL建模工程以及對應(yīng)的驗(yàn)證工程；
軟件部分包括必要的上位機(jī)編碼；文檔部分包括產(chǎn)品使用說明書和產(chǎn)品設(shè)計(jì)報(bào)告和產(chǎn)品測試報(bào)告。該課程的目的：學(xué)員將能夠參與或完成FPGA工程；能夠提供規(guī)范的原理圖，能夠正確的進(jìn)行PCB設(shè)計(jì)，能夠編寫完整的文檔，為企業(yè)提供具有完整實(shí)現(xiàn)能力和再實(shí)現(xiàn)能力的現(xiàn)代工程師。