1. FPGA培訓(CPLD培訓)
   ?? FPGA培訓(CPLD培訓)
   ?
   ? 課程背景
   本培訓課程主要幫助學員進行 CPLD/FPGA 的系統(tǒng)學習，以工程實踐為例，深入探討目前業(yè)界最新、最流行的器件，講授業(yè)界最優(yōu)秀的集成環(huán)境，最簡潔的開發(fā)流程，和業(yè)界最流行的軟處理技術。每次課程都配有相關實驗，實驗可以在ALTERA和XILINX兩個公司的FPGA硬件平臺上進行，培訓學員可以根據(jù)自身情況選擇開發(fā)環(huán)境。通過實驗，學員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高
2. ?教學目標
   培養(yǎng)學員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程（ALTERA和XILINX可選），能夠獨立解決開發(fā)中常見問題，能夠自主進行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設計。
3. ?任課教師
   課 程 大 綱
   課 程 內(nèi) 容
   ?
   硬件描述語言(Verilog HDL / VHDL)基本語法和實踐
   CPLD/FPGA技術的發(fā)展歷史階段和代表技術
   ?
   CPLD/FPGA 技術概念和發(fā)展現(xiàn)狀
   ?
   單片機，CPLD/FPGA，DSP的區(qū)別
   ?
   與CPLD/FPGA設計相關數(shù)字電路基礎知識復習
   ?
   cpld/fpga設計中幾個基本概念
   ?
   使用quartusⅡ5.1設計數(shù)字電路的基本流程
   ?
   CPLD/FPGA 典型應用領域一：替代傳統(tǒng)數(shù)字電路
   ?
   CPLD/FPGA 典型應用領域二：接口控制器
   ?
   CPLD/FPGA 典型應用領域三：數(shù)字信號處理
   ?
   FPGA 的設計流程和設計方法簡介,包括原理圖、波形圖、狀態(tài)轉(zhuǎn)換圖及各種硬件描述語言簡介
   ?
   CPLD與FPGA的區(qū)別和各自的應用領域
   ?
   ALTERA公司FPGA的特點以及當前流行的FPGA產(chǎn)品介紹
   ?
   單點流水燈VERILOG HDL設計代碼講解
   ?
   單片機通過CPLD擴展外部IO口設計講解
   ?
   CPLD/FPGA 的下載及內(nèi)部測試的配置與方法
   ?
   幾種硬件描述語言的比較
   ?
   Cpld/fpga數(shù)字電路設計經(jīng)驗
   ?
   FPGA設計規(guī)范
   ?
   詳細介紹QuartusII軟件環(huán)境和使用方法
   ?
   上機實踐（多點流水燈實驗）
   ?
   VHDL 和Verilog HDL的各自特點和應用范圍
   ?
   Verilog HDL的抽象級別
   ?
   Verilog HDL的幾個基本概念
   ?
   Verilog HDL基本結構語言要素與語法規(guī)則
   ?
   如果設計可靠的組合邏輯電路以避免毛刺的產(chǎn)生
   ?
   ALTERA公司芯片如何處理內(nèi)部三態(tài)電路
   ?
   ?
   FPGA設計進階及工程設計中應該注意的問題
   典型的Verilog HDL代碼分析 1
   ?
   典型的Verilog HDL代碼分析 2
   ?
   上機實踐（用原理圖設計按鍵開關燈實驗）
   ?
   Verilog HDL 里面的Reg 和 Wire類型定義的用法和區(qū)別
   ?
   Verilog HDL 里面的阻塞和非阻塞賦值的用法和區(qū)別
   ?
   Verilog HDL 和C語言的聯(lián)系和區(qū)別
   ?
   Verilog HDL 里面的系統(tǒng)任務和函數(shù)的調(diào)用方法
   ?
   Verilog HDL 里面最常用的兩個語句IF和CASE的使用方法和注意事項
   ?
   Verilog HDL組合邏輯語句結構和設計要點
   ?
   Verilog HDL時序邏輯語句結構和設計要點
   ?
   Verilog HDL 程序設計中需要注意的問題
   ?
   典型電路設計實例,如雙向電路及三態(tài)控制電路設計
   ?
   上機實踐（用原理圖設計時鐘實驗）
   ?
   設計輸入方法（原理圖,波形圖,狀態(tài)轉(zhuǎn)換圖 ,HDL 語言, EDIF , LPM ,IP Core）
   ?
   Verilog HDL 里面的任務（TASK） 和函數(shù)（FUNCTIONG）的聯(lián)系和區(qū)別
   ?
   有限狀態(tài)機的設計原理及其代碼風格
   ?
   Verilog HDL 里面可綜合的代碼風格
   ?
   上機實踐（用verilog HDL語言設計時鐘實驗）
   ?
   邏輯綜合的原則，可綜合的代碼設計風格，設計優(yōu)化和設計方法如：速度優(yōu)化與面積優(yōu)化
   ?
   功能仿真與時序仿真的區(qū)別和適用條件
   ?
   結構綜合和布局布線約束規(guī)則
   ?
   ?
   FPGA工程設計實例和可編程邏輯設計指導原則以及FPGA最小系統(tǒng)設計方法
   綜合報告的查看技巧
   ?
   LogicLock（邏輯鎖定）技術
   ?
   Signaltap在線邏輯分析儀調(diào)試技術
   ?
   HDL代碼設計的仿真和調(diào)試技巧
   ?
   FPGA硬件系統(tǒng)設計注意事項
   ?
   12位串行輸入D/A轉(zhuǎn)換器DAC7513設計實例
   ?
   上機實踐(12位D/A轉(zhuǎn)換器DAC7513實驗)
   ?
   16位串行輸入D/A轉(zhuǎn)換器DAC7734設計實例
   ?
   C51單片機與FPGA并行通信設計實例。
   ?
   可編程邏輯設計指導原則
   ?
   FPGA最小系統(tǒng)概念以及硬件系統(tǒng)的構成,包括:FPGA主芯片電路設計，JTAG 下載與調(diào)試接口,異步SRAM存儲器接口電路設計，F(xiàn)LASH存儲器接口電路設計，其他外圍電路設計，電源，時鐘和復位電路設計
   ?
   FPGA最小系統(tǒng)的調(diào)試方法和技巧
   ?
   利用最小系統(tǒng)構建復雜系統(tǒng)的方法
   ?
   上機實踐(單片機與FPGA并行通信實驗)
   ?
   ?
5. 
   ?
11. 
    ?
12. 
    ?
13. 
    ?
    ?
15. 
    ?
    ?
    ?
    ?
17. 
    ?
22. 
    ?
23. 
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
24. 
    ?
    ?
    ?
    ?
29. 
    ? ?
31. 
    
38. 
    ?
39. 
    ?
    ?
40. 
    ?
    ?
41. 
    ? ?
    
    
    
    
    

"