數字集成電路IC設計工程師培訓班(SOC芯片設計實戰) |
課程說明 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數字電路前端開發流程,學員通過運用數字邏輯、硬件描述語言完成一個中等規模的專題項目設計,在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、可測性設計、一致性驗證等一系列數字電路前端流程中的設計技巧,最終使學員達到能獨立完成中等規模電路模塊的前端設計水平。模擬前端設計當中建模、模擬、驗證、優化,以及模擬電路設計中的測試電路技術和可測性設計技術和最新的亞微米CMOS電路設計技術,通過多個專題實驗幫助學員熟悉模擬設計流程,提升學員分析、設計、優化、測試電路的能力。
|
培訓目標 |
幫助學員熟悉并掌握典型數字ASIC/SOC芯片前端開發流程和設計技巧,以及相關設計軟件的使用,課程結束后學員可積累相當于1年左右的實際工作經驗,能夠獨立完成ASIC/SOC中等模塊的設計。
以SOC芯片設計流程為主線,按照不同崗位的人才技能需求,提供完整的SOC芯片設計的項目,采用公司化的項目管理方法,由工程經驗豐富的工程師和項目經理授課并指導,幫助學員快速、高效掌握SOC芯片設計流程,根據職業目標,重點掌握核心工作技能,積累實際項目經驗,能夠更好的勝任SOC芯片設計工程師的職位。 |
課程特色 |
本課程以工程師職業技能需求為導向,以積累項目經驗為關鍵,以集成電路項目為核心,端海培訓發展出一套完整的集成電路工程師培訓體系,配合項目經驗豐富的工程師的理論授課和項目指導,可以幫助學員快速、高效的掌握集成電路設計工程師需要的職業技能,勝任SOC系統設計工程師、IC設計工程師、IC驗證工程師、DFT工程師、前端設計工程師(邏輯綜合、形式驗證、時序分析)、物理設計工程、版圖設計工程師、FPGA/ASIC/SOC工程師等職位。 |
課程優勢 |
本課程采用公司化的項目管理方法以及主流的集成電路設計EDA工具,依據芯片設計流程的崗位需求,重點培養設計、驗證、DFT、物理設計、時序分析、形式驗證、CAD流程、后端版圖等工作技能。項目實訓借助互聯網,學員可以收看講師在線視頻直播,及時交流互動。端海免費贈送授課過程中用到安裝了所有工具的虛擬機,您只要打開虛擬機,隨時隨地可以完成老師布置的項目任務,通過項目實踐練習,積累項目經驗。為每位學員安排專屬助教,幫助學員及時解決培訓過程中遇到的問題。 |
入學要求 |
有數字電路設計和硬件描述語言的基礎或自學過相關課程。 |
班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
為了保證培訓效果,增加互動環節,我們堅持小班授課,每期報名人數限10人,多余人員安排到下一期進行。 |
質量保證及就業服務 |
完善的在線職業技能培訓方案,專屬助教一對一服務,這些措施可以確保每位學員可以快速、高效的獲得芯片設計技能,積累項目經驗,增加入職機會。12年積累,2000多家就業合作單位,可以把學員向企業內部推薦,為學員求職開辟綠色通道。
|
上課時間和地點 |
最近開課時間:IC設計工程師培訓班:2020年7月20日 |
|
遠程授課 |
為滿足學員由于時間、地域的限制而無法參加端海的培訓,端海網校遠程培訓應運而生,端海的遠程培訓通過專門的遠程上課軟件,能和授課工程師實時互動,能達到和面授一樣的效果。
端海授課老師會免費提供技術支持,解答學員疑惑。
|
實驗設備 |
|
◆課時: 共3個月(每晚9:00到10:00,不影響正常工作)
☆在線遠程直播授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作,最新招聘信息,請點擊這兒查看! |
 |
|
上課效果試聽 |
|
師資團隊 |
【趙老師】
大規模集成電路設計專家,10多年超大規模電路SOC芯片設計和版圖設計經驗,參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發。精通CMOS工藝流程、版圖設計和布局布線,精通SOC芯片
設計和版圖設計的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。
熟練掌握版圖設計規則并進行驗證及修改;熟練掌握Unix/Linux操作系統;熟悉CMOS設計規則、物理設計以及芯片的生產流程與封裝。
【王老師】
資深IC工程師,十幾年集成電路IC設計經驗,精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計,熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設計。
【張老師】
從事數字集成電路設計10余年,精通CMOS工藝流程、版圖設計和布局布線,精通VERILOG,VHDL語言,
擅長芯片前端設計和復雜項目實施的規劃管理,其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗,對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發,擁有數顆規模超過百萬門的數字芯片成功流片經驗.
★更多師資力量請見端海師資團隊。 |
集成電路IC設計工程師培訓班(SOC設計實戰) |
◆ 本課程實戰演練使用Synopsys公司的DC,PT等工具,
和Cadence公司的Encounter,Virtuoso等工具,多工具聯合從頭至尾強化練習整個芯片的生成過程,強調實戰,實戰,還是實戰!
◆ 免費、無保留贈送,教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費了老師很多心血才全部安裝好),讓您隨時隨地,打開電腦就能進行芯片的設計和練習!
◆ 贈送每個工具用到的流片廠工藝庫和技術文件。
◆ 企業化項目管理方案。
◆ 專屬助教一對一服務,及時回答學員學習過程中遇到的難題。
|
|
數字集成電路IC設計工程師培訓班(SOC芯片設計實戰)課程大綱 |
一,Verilog編程思想
1.Verilog語言
2.Verilog編程思想
3.Verilog LCD編程案例
4.Synopsys VCS芯片邏輯驗證
二,Synopsys DC(Design Compiler) 綜合
1,綜合的概念
2,綜合庫與工具介紹
3,工作環境的設立和關鍵命令
4,綜合前的準備工作
5,芯片邏輯代碼和流片廠庫的結合
6,綜合的過程
7,
綜合后網表的導出
8,時序SDC的導出
9,Synopsys DC 為Cadence Encounter工具所做的準備工作。
10,快速綜合TCL腳本使用技巧
三,Cadence Encounter 布局布線
1.網表和工程庫的結合
2,環境變量的設置和關鍵命令
3,布局布線前的準備工作
4,Synopsys DC工具和Cadence Encounter工具的銜接和配合
2.Floor plan
3.電源規劃
4.布局、擺放
5.時鐘樹
6.布線
四,Cadence Virtuos 芯片焊盤和封裝
1,環境變量的設置和關鍵命令
2,庫的導入
3,快速建立工作環境的方法
4,焊盤庫和工藝庫的建立
5,Encounter def文件的導入
6,Encounter和Virtuoso的配合
7,芯片文件的導入
8,焊盤和封裝的仿真
9,焊盤、封裝與芯片的管腳規劃
10,連線技巧
五,Synopsys PT(PrimeTime) 驗證仿真
1,環境變量的設置
2,關鍵命令
3,仿真驗證過程
4,仿真驗證報告的產生
5,快速驗證技巧
6,TCL腳本的使用技巧
六,項目實踐:
本課程專題實驗是構造一個ARM9的處理器,
ARM9芯片設計項目實戰演練
1.架構及設計流程
2.CPU核
1)指令
2)指令流水
3)數據緩沖和指令緩沖
4)內部數據ram和指令RAM
|
|