![]() |
||
高速嵌入式硬件設(shè)計培訓(xùn)課程為您講解高速、高密度嵌入式系統(tǒng)硬件設(shè)計技術(shù)。課程采取理論講解和實際設(shè)計演示相結(jié)合的方式,完成從元器件選擇、電路圖設(shè)計到PCB設(shè)計調(diào)試的全過程。廣大工程師通過此培訓(xùn)可以掌握先進的高速嵌入式系統(tǒng)硬件設(shè)計技術(shù),能夠完成高速嵌入式系統(tǒng)PCB及相關(guān)硬件的設(shè)計、調(diào)試任務(wù)。 |
||
![]() |
||
對電路原理知識有一定了解,有過單片機或相關(guān)電路設(shè)計經(jīng)驗的工程師。 |
||
![]() |
||
每期人數(shù)限3到5人。 | ||
![]() |
||
上課地點:【上海】:同濟大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山學(xué)院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈 最近開課時間(周末班/連續(xù)班/晚班):硬件設(shè)計開班時間:2020年3月16日 |
||
![]() |
||
◆學(xué)時:請咨詢在線客服 ☆注重質(zhì)量 ☆邊講邊練 ☆合格學(xué)員免費推薦工作 ☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書,提升您的職業(yè)資質(zhì) 專注高端培訓(xùn)15年,端海提供的證書得到本行業(yè)的廣泛認可,學(xué)員的能力 得到大家的認同,受到用人單位的廣泛贊譽。 ★實驗設(shè)備請點擊這兒查看★ |
||
![]() |
||
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓(xùn)班中重聽; |
||
![]() |
||
以DSP高速板/ARM | ||
時間 | 課程大綱 | |
第一階段 |
||
1. 板級架構(gòu)和電路圖設(shè)計 |
||
第二階段 |
||
2. 嵌入式系統(tǒng)PCB設(shè)計 【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)所需的高速電路設(shè)計技巧。包括高密度封裝的設(shè)計要點,高速信號設(shè)計原則,電源設(shè)計,特殊信號設(shè)計,以及散熱和可制造性的設(shè)計 【目標】通過學(xué)習(xí)掌握嵌入式系統(tǒng)所要求的電路板設(shè)計技術(shù),熟練掌握初步的高速電路設(shè)計技巧,能夠設(shè)計穩(wěn)定可靠的高速嵌入式系統(tǒng),并且可以定位和排除常見的硬件問題。 2.1. 關(guān)于BGA封裝要考慮的問題 2.2. 設(shè)計電源和地平面 2.3. 設(shè)計規(guī)則對信號完整性的影響 2.4. 退耦電容 2.5. 高速信號的布線規(guī)則 2.6. 功耗估計和熱設(shè)計 2.7. 可制造性設(shè)計 2.8. 怎樣判斷系統(tǒng)是否工作 2.9. 軟件工具協(xié)助調(diào)試 2.10. 設(shè)計調(diào)試用的信號擴展連接器 2.11. 使用儀器協(xié)助調(diào)試 |
||
第三階段 電路圖設(shè)計高級--電路圖的PSPICE仿真和驗證 |
||
1. 電路圖設(shè)計高級--電路圖的PSPICE仿真和驗證 【內(nèi)容】學(xué)習(xí)電路圖高級設(shè)計中的PSPICE仿真和驗證的技巧。包括通過SPICE仿真尋找 最佳參數(shù),電路性能仿真,電路參數(shù)計算,蒙特卡羅分析,F(xiàn)FT分析等 【目標】通過學(xué)習(xí)學(xué)習(xí)電路圖高級設(shè)計中的PSPICE仿真和驗證的技巧,熟練使用PSICE工具 進行參數(shù)計算,參數(shù)優(yōu)化,以便提升電路設(shè)計性能。 1.1. 通過SPICE仿真尋找最佳參數(shù) 1.2. 電路參數(shù)計算 1.3. 蒙特卡羅分析 1.4. FFT分析 1.5. 電路性能仿真 1.6. Time Domain 1.7. DC SWEEP 1.8. AC SWEEP 1.9. 溫度對電路的影響 1.10. 頻率對電路的影響 |
||
第五階段 嵌入式系統(tǒng)PCB設(shè)計高級--嵌入式系統(tǒng)PCB設(shè)計時序、SI、PI、EMC、電源完整性 設(shè)計和仿真,怎樣通過仿真提高開發(fā)周期 |
||
2. 嵌入式系統(tǒng)PCB設(shè)計高級--嵌入式系統(tǒng)PCB設(shè)計時序、SI、PI、EMC、電源完整性 設(shè)計和仿真 【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)PCB設(shè)計的高級技巧。包括嵌入式系統(tǒng)PCB設(shè)計時序、SI、PI、EMC、電源完整性設(shè)計和仿真 【目標】通過學(xué)習(xí)掌握高速、高密度嵌入式系統(tǒng)所要求的PCB電路板設(shè)計高級技巧,熟練掌握嵌入式系統(tǒng)PCB設(shè)計SDRAM,DDR3時序控制,SI仿真、控制,PI抑制干擾、EMC、電源完整性設(shè)計和仿真。 2.1. SDRAM,DDR3時序控制 2.2. 高速、高密度PCB抑制干擾 2.3. 高速、高密度PCB EMC設(shè)計 2.4. 高速、高密度PCB SI仿真 2.5. 高速、高密度PCB PI設(shè)計和仿真 2.6. 高速、高密度PCB電源完整性 2.7. 高速、高密度PCB后仿真 2.8. 怎樣通過仿真提高開發(fā)周期 2.9. 高速、高密度PCB串擾差分線解決技巧 2.10. 高速、高密度PCB串擾的查找和解決 |
||
第六階段 高速、高密度dsp6000/ARM Cortex A8項目實戰(zhàn) |
||
【內(nèi)容】通過項目實戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計,通過實戰(zhàn)更上一層樓,完整學(xué)習(xí)板子從原理圖設(shè)計和仿真到PCB設(shè)計和仿真的全部過程。 【目標】項目實戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計,通過實戰(zhàn)更上一層樓。 1.1. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計以及注意的問題 1.2. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計技巧詳解 1.3. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計PSPICE仿真的問題 1.4. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計PSPICE仿真的技巧詳解 1.5. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計 1.6. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計PSPICE仿真要注意的問題 1.7. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計PSPICE仿真技巧詳解路 1.8. 時序設(shè)計 1.9. 串擾仿真和解決 1.10. 設(shè)計后仿真保證板子的一次通過率 |