         數(shù)字芯片后端設(shè)計(jì)培訓(xùn)

數(shù)字芯片后端設(shè)計(jì)綜述，內(nèi)容包括芯片設(shè)計(jì)和生產(chǎn)的典型流程，后端設(shè)計(jì)的基本環(huán)節(jié), 設(shè)計(jì)任務(wù)，以及介紹如何做好后端設(shè)計(jì)。

靜態(tài)時(shí)序分析，內(nèi)容包括電路設(shè)計(jì)當(dāng)中靜態(tài)時(shí)序分析的原理和特點(diǎn)。

學(xué)習(xí)如何在后端設(shè)計(jì)中使用PrimeTime定義時(shí)鐘、確定輸入輸出的延遲、處理電路中的例外情況、

復(fù)雜設(shè)計(jì)分析的原則和方法，及其在后端設(shè)計(jì)中的具體應(yīng)用；

測(cè)試設(shè)計(jì)，內(nèi)容包含數(shù)字芯片設(shè)計(jì)中常見(jiàn)的測(cè)試任務(wù)及其相應(yīng)的解決方案。

學(xué)習(xí)使用DFT Compiler進(jìn)行RTL/門級(jí)的DRC檢查和異常處理，掃描鏈的規(guī)劃和插入，

測(cè)試協(xié)議的生成和使用Tetramax產(chǎn)生/驗(yàn)證掃描測(cè)試向量。此外，課程還包含使用MBISTArchitect插入內(nèi)存的測(cè)試電路，

以及常用硬核的系統(tǒng)級(jí)測(cè)試設(shè)計(jì)。

邊界掃描設(shè)計(jì)，內(nèi)容包含邊界掃描的原理和工程實(shí)現(xiàn)。學(xué)習(xí)如何使用BSDArchitect插入邊界掃描電路，

生成測(cè)試向量和通過(guò)邊界掃描電路實(shí)現(xiàn)芯片的掃描測(cè)試、內(nèi)存測(cè)試和硬核測(cè)試。

形式驗(yàn)證，內(nèi)容包含形式驗(yàn)證的原理及其在后端設(shè)計(jì)中的應(yīng)用。

學(xué)習(xí)網(wǎng)表的預(yù)處理，F(xiàn)ormality的設(shè)置和不匹配點(diǎn)的分析與跟蹤。

布局布線，內(nèi)容包含封裝的選擇，芯片功耗和芯片電源電壓降分析，布局布線的任務(wù)和流程。

學(xué)習(xí)如何使用SoC Encounter進(jìn)行版圖規(guī)劃、模塊級(jí)元件布局和布線、

時(shí)鐘樹的綜合、DRC檢查和異常處理、時(shí)序分析和常用處理方法，以及GDS文件生成。