|
![]() |
|||
![]() |
|||
每期人數(shù)限3到5人。 | |||
![]() |
|||
最近開課時間(周末班/連續(xù)班/晚班):UVM驗證培訓(xùn)班:2020年3月16日 | |||
![]() |
|||
![]() |
|||
|
|||
![]() |
|||
為滿足學(xué)員由于時間、地域的限制而無法參加端海的培訓(xùn),端海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生,端海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件,能和授課工程師實時互動,能達(dá)到和面授一樣的效果。 |
|||
![]() |
|||
本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具, 免費(fèi)、無保留贈送,教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費(fèi)了老師很多心血才全部安裝好),讓您隨時隨地,打開電腦就能進(jìn)行芯片的設(shè)計和練習(xí)! |
|||
![]() |
|||
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽; |
|||
![]() |
|||
第一階段 |
|||
課程說明: 2.SystemVerilog 語義語法 3.SystemVerilog 并發(fā)操作機(jī)制 4.Object Oriented Programming (OOP) 面向?qū)ο蟮木幊?/p> 5.SystemVerilog 內(nèi)部通信機(jī)制 6.SystemVerilog Assertion 7.功能覆蓋率統(tǒng)計 |
|||
第二階段 SystemVerilog UVM 驗證 |
|||
課程說明: UVM驗證方法學(xué)是針對數(shù)字電路驗證技術(shù)高級學(xué)員的課程,是數(shù)字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述,更重要的是對UVM驗證方法學(xué)的理論和用法的歸納,總結(jié)和升華,通過UVM驗證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗證工程師。 2. UVM 消息服務(wù)機(jī)制 3. UVM 數(shù)據(jù)建模 4. UVM component factory and configuration 5. TLM communication 6. UVM callback 7. UVM sequence and sequencer 8. Advance on UVM phase 9. Register Abstraction Layer (RAL) |
|||
![]() |