|
![]() |
|||
![]() |
|||
通過(guò)培訓(xùn)使學(xué)員專(zhuān)項(xiàng)技能水平達(dá)到相當(dāng)于中級(jí)技術(shù)等級(jí);掌握集成電路基本工藝設(shè)計(jì)知識(shí)、版圖設(shè)計(jì)基礎(chǔ)知識(shí),了解半導(dǎo)體基礎(chǔ)理論,能熟練使用EDA軟件軟件進(jìn)行基本版圖設(shè)計(jì)。 以SOC芯片設(shè)計(jì)流程為主線,按照不同崗位的人才技能需求,提供完整的SOC芯片設(shè)計(jì)的項(xiàng)目,采用公司化的項(xiàng)目管理方法,由工程經(jīng)驗(yàn)豐富的工程師和項(xiàng)目經(jīng)理授課并指導(dǎo),幫助學(xué)員快速、高效掌握SOC芯片設(shè)計(jì)流程,根據(jù)職業(yè)目標(biāo),重點(diǎn)掌握核心工作技能,積累實(shí)際項(xiàng)目經(jīng)驗(yàn),能夠更好的勝任SOC芯片設(shè)計(jì)工程師的職位。 |
|||
![]() |
|||
1.理工科背景,有志于數(shù)字集成電路設(shè)計(jì)工作的學(xué)生和轉(zhuǎn)行人員; 2.需要充電,提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職人員; 3.集成電路設(shè)計(jì)企業(yè)的員工內(nèi)訓(xùn)。 |
|||
![]() |
|||
本課程以工程師職業(yè)技能需求為導(dǎo)向,以積累項(xiàng)目經(jīng)驗(yàn)為關(guān)鍵,以集成電路項(xiàng)目為核心,端海培訓(xùn)發(fā)展出一套完整的集成電路工程師培訓(xùn)體系,配合項(xiàng)目經(jīng)驗(yàn)豐富的工程師的理論授課和項(xiàng)目指導(dǎo),可以幫助學(xué)員快速、高效的掌握集成電路設(shè)計(jì)工程師需要的職業(yè)技能,勝任SOC系統(tǒng)設(shè)計(jì)工程師、IC設(shè)計(jì)工程師、IC驗(yàn)證工程師、DFT工程師、前端設(shè)計(jì)工程師(邏輯綜合、形式驗(yàn)證、時(shí)序分析)、物理設(shè)計(jì)工程、版圖設(shè)計(jì)工程師、FPGA/ASIC/SOC工程師等職位。 | |||
![]() |
|||
本課程采用公司化的項(xiàng)目管理方法以及主流的集成電路設(shè)計(jì)EDA工具,依據(jù)芯片設(shè)計(jì)流程的崗位需求,重點(diǎn)培養(yǎng)設(shè)計(jì)、驗(yàn)證、DFT、物理設(shè)計(jì)、時(shí)序分析、形式驗(yàn)證、CAD流程、后端版圖等工作技能。項(xiàng)目實(shí)訓(xùn)借助互聯(lián)網(wǎng),學(xué)員可以收看講師在線視頻直播,及時(shí)交流互動(dòng)。端海免費(fèi)贈(zèng)送授課過(guò)程中用到安裝了所有工具的虛擬機(jī),您只要打開(kāi)虛擬機(jī),隨時(shí)隨地可以完成老師布置的項(xiàng)目任務(wù),通過(guò)項(xiàng)目實(shí)踐練習(xí),積累項(xiàng)目經(jīng)驗(yàn)。為每位學(xué)員安排專(zhuān)屬助教,幫助學(xué)員及時(shí)解決培訓(xùn)過(guò)程中遇到的問(wèn)題。 | |||
![]() |
|||
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí): |
|||
![]() |
|||
完善的在線職業(yè)技能培訓(xùn)方案,專(zhuān)屬助教一對(duì)一服務(wù),這些措施可以確保每位學(xué)員可以快速、高效的獲得芯片設(shè)計(jì)技能,積累項(xiàng)目經(jīng)驗(yàn),增加入職機(jī)會(huì)。12年積累,2000多家就業(yè)合作單位,可以把學(xué)員向企業(yè)內(nèi)部推薦,為學(xué)員求職開(kāi)辟綠色通道。 |
|||
![]() |
|||
![]() |
|||
為滿足學(xué)員由于時(shí)間、地域的限制而無(wú)法參加端海的培訓(xùn),端海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生,端海的遠(yuǎn)程培訓(xùn)通過(guò)專(zhuān)門(mén)的遠(yuǎn)程上課軟件,能和授課工程師實(shí)時(shí)互動(dòng),能達(dá)到和面授一樣的效果。 |
|||
![]() |
|||
每期人數(shù)限3到5人。 | |||
![]() |
|||
最近開(kāi)課時(shí)間: 后端培訓(xùn)開(kāi)班時(shí)間:2020年3月16日 | |||
![]() |
|||
|
|||
![]() |
|||
【趙老師】 大規(guī)模集成電路設(shè)計(jì)專(zhuān)家,10多年超大規(guī)模電路SOC芯片設(shè)計(jì)和版圖設(shè)計(jì)經(jīng)驗(yàn),參與過(guò)DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通SOC芯片 設(shè)計(jì)和版圖設(shè)計(jì)的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設(shè)計(jì)、驗(yàn)證、DFT、PD、流片經(jīng)驗(yàn)。 熟練掌握版圖設(shè)計(jì)規(guī)則并進(jìn)行驗(yàn)證及修改;熟練掌握Unix/Linux操作系統(tǒng);熟悉CMOS設(shè)計(jì)規(guī)則、物理設(shè)計(jì)以及芯片的生產(chǎn)流程與封裝。 【王老師】 資深I(lǐng)C工程師,十幾年集成電路IC設(shè)計(jì)經(jīng)驗(yàn),精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計(jì)與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。 從事過(guò)DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計(jì), 熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設(shè)計(jì)。 【張老師】 從事數(shù)字集成電路設(shè)計(jì)10余年,精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通VERILOG,VHDL語(yǔ)言, 擅長(zhǎng)芯片前端、后端設(shè)計(jì)和復(fù)雜項(xiàng)目實(shí)施的規(guī)劃管理,其領(lǐng)導(dǎo)開(kāi)發(fā)的芯片已成功應(yīng)用于數(shù)個(gè)國(guó)際知名芯片廠商之產(chǎn)品中。豐富的芯片開(kāi)發(fā)經(jīng)驗(yàn),對(duì)于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計(jì)技術(shù)和流程有良好把握。長(zhǎng)期專(zhuān)注于內(nèi)存控制器等產(chǎn)品的研發(fā),擁有數(shù)顆規(guī)模超過(guò)百萬(wàn)門(mén)的數(shù)字芯片成功流片經(jīng)驗(yàn). ★更多師資力量請(qǐng)見(jiàn)端海師資團(tuán)隊(duì)。 |
|||
![]() |
|||
◆請(qǐng)咨詢客服。 | |||
![]() |
|||
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽(tīng); |
|||
![]() |
|||
◆ 本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具, ◆ 免費(fèi)、無(wú)保留贈(zèng)送,教學(xué)過(guò)程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈(zèng)送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費(fèi)了老師很多心血才全部安裝好),讓您隨時(shí)隨地,打開(kāi)電腦就能進(jìn)行芯片的設(shè)計(jì)和練習(xí)! |
|||
第一階段 |
|||
|
|||
第二階段 |
|||
1.Floor plan 2.電源規(guī)劃 3.布局、擺放 4.時(shí)鐘樹(shù) 5.布線 6.RC extraction 7.靜態(tài)時(shí)序分析(STA) 8.驗(yàn)證 1)DRC 2)lvs 3)erc 9.項(xiàng)目實(shí)戰(zhàn) 10.數(shù)字后端全流程設(shè)計(jì)工具 11.相關(guān)工藝庫(kù)文件 |
|||
第三階段 芯片后端全工具鏈、全流程實(shí)戰(zhàn)演練 |
|||
項(xiàng)目實(shí)戰(zhàn): ARM9芯片后端設(shè)計(jì)整個(gè)流程項(xiàng)目實(shí)戰(zhàn)演練,使用后端的Synopsys公司的DC,PT等工具, 和Cadence公司的Encounter,Virtuoso等工具,多工具聯(lián)合從頭至尾強(qiáng)化練習(xí)整個(gè)芯片的生成過(guò)程。 |