Cadence培訓初級到中級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設計流程，通過講課及上機練習相結合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應的建庫工具的使用方法的系統培訓。通過培訓學員可掌握先進的Allegro Cadence PCB設計流程，完成PCB設計。

        從事硬件開發的所有人員，以及具有一定基礎的高年級本科生或者碩、博士研究生。

        每期人數限3到5人。

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

◆【黃老師】

有15年的FPGA和DSP系統硬件開發經驗,8年視頻和圖像處理領域的高速DSP系統硬、軟件和FPGA系統的設計和開發經驗，高速系統設計經驗非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設計工具。

        更多師資力量請參見端海師資團隊，請點擊這兒查看。

第一階段

1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設計流程
    OrCAD Capture CIS Basic Board Design Flow
2 設計輸入 Design Entry
2.1 創建原理圖工程及設置工作環境
2.2 工程管理器簡介
2.3 創建元件庫及元件
2.4 創建非規則圖形元件
2.5 創建及使用分裂元件
2.6 使用電子數據表創建零件
2.7 添加元件庫及放置元件
2.7.1 放置普通元件
2.7.2 放置電源和地
2.8 在同一個頁面內創建電氣互聯
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同頁面之間創建電氣互聯
2.10 使用總線創建連接
2.10.1 創建總線
2.10.2 命名總線
2.10.3 連接總線與信號線
2.11 編輯原理圖的基本操作
2.11.1 選擇元件
2.11.2 移動元件
2.11.3 旋轉元件
2.11.4 鏡像翻轉元件
2.11.5 修改元件屬性及放置文本
2.12 替換與更新元件
2.12.1 批量替換
2.12.2 批量更新

第三階段

PCB數據后處理：覆銅、生產加工數據輸出
    7.1 Copper Areas and Positive or Negative Planes
    7.2 Preparing for Post Processing
    7.3 Renaming Reference Designators
    7.4 Backannotation
    7.5 Creating Silkscreens
    7.6 Creating Checkplots
    7.7 Generating Artwork
    7.8 The Aperture File
    7.9 Film Control
    7.10 Generating Gerber Files
    7.11 Creating Fabrication Drawings
    7.12 Generating an NC Drill File
    7.13 Creating the Parameters File
    7.14 Creating Assembly Drawings